小编NjN*_*NjN的帖子

16位std_logic_vector在vhdl中降低8位std_logic-vector

我从一个块输出16位std_logic_vector.但是在后期我只需要使用低8位std_logic_vector.it创建综合问题...请告诉我如何避免这种情况..

vhdl

-2
推荐指数
1
解决办法
1万
查看次数

标签 统计

vhdl ×1