小编Fri*_*t64的帖子

在VHDL仿真中，有以下行

signal SigA: std_logic_vector(7 downto 0)   := x"00";
...
if Rst = '1' then
  sigA<=    x"00";

SigA是 8 位向量，我假设是8 位x"00"的表示，对吗？0

有人可以解释一下这种表示是如何完成的吗？

我有 6 位向量，也需要表示0为 6 位。