小编ni9*_*i9e的帖子

使用std_logic或std_ulogic代替的原因是boolean什么？

std_logic可以有除了'1'和之外的其他值'0',但是在FPGA中,一切都被解析为'1'或者'0'.这不会使模拟更不现实吗？