小编use*_*945的帖子

我是verilog的初学者。

几乎所有串联的示例如下。

wire [3:0] result;
reg  a, b, c, d;

result = {a, b, c, d};

以下可能吗？

wire [3:0] result;
wire a, b, c, d;

{a, b, c, d} = result;