我是 vera 的新手并试图理解语法。4b' 和 32' 代表什么？这是像4位和32位吗？
我很困惑，必须处理与此相关的事情。
另一个问题是 bit [31:0] 是什么意思？这是否意味着第 31 位和 0 位的任何内容？
谢谢
verilog system-verilog
system-verilog ×1
verilog ×1