标签: computer-architecture

如果您要构建一个用于运行任意程序的处理器,那么您可以使用的最小指令集(ISA)是什么？

我刚在想:

• ALU-ops(add,sub,mul,div)

• 加载reg,[地址]

• 商店注册,[地址]

• 分支 - 如果操作.可能有分支,如果不相等,如果>,如果<(branchif reg1,reg2,LABEL)

你怎么看？

在多处理器架构中，寄存器是如何组织的？

例如，在 4 核处理器中，一次至少可以运行 4 个进程。
堆栈指针、程序状态寄存器和程序计数器是如何组织的？

其他通用寄存器呢？

我的猜测是，每个内核都有一组单独的寄存器。

我正在阅读有关缓存写入策略的信息，我只想知道我是否正确理解了这一点。

当读取导致缓存未命中时，它将获取该内存块并将其放入缓存中。缓存写入未命中意味着程序要写入的内存位置不在缓存内，对吗？所以我正在阅读write-back的描述，根据维基百科如下：

最初，只对缓存进行写入。对后备存储的写入被推迟，直到包含数据的缓存块即将被新内容修改/替换。

那么缓存块的内存只能在读取期间被替换，对吗？并且写入只会更改内存特定位置中的数据（如果命中，这将在缓存块内），但它会使块内的实际内存位置保持不变，对吗？

这是我对它的理解，我只是想确保它是正确的。

编辑：等等，我猜在缓存未命中期间它也会替换/更新缓存块....

任何人都可以帮我解决这个问题吗？这是我的计算机架构作业。我不知道如何解决这个问题。我只知道这个公式。AMAT = 命中时间 +（未命中率 * 未命中惩罚）。但是，我知道这个公式不适用于这个问题。我也不知道如何找到CPI。

假设主内存访问需要 70 ns，内存访问占所有指令的 36%。L1 和 L2 缓存附加到处理器 P。这两个缓存的规格可以列出如下： L1：大小 2KB，未命中率 = 8%，命中时间（如果在 L1 中找到一个单词所需的时间）为 0.66 ns L2：大小 = 1 MB。未命中率 = 95%，命中时间为 5.62ns

P 的 AMAT（平均内存访问时间）是多少？假设基本 CPI（每指令周期）为 1.0，没有任何内存停顿（在 L1 中找到一个字），P 的总 CPI 是多少？

在阅读有关网络驱动程序中的NAPI调度时，我有一个疑问。

通常，整个网络处理代码都在softirq上下文中运行。借助NAPI轮询机制，驱动程序将在中断到达后轮询数据包。

因此，如果NAPI代码也可以在softirq上下文中运行，那么如何安排它。（因为，无法安排中断上下文代码）。

网络驱动程序中工作队列的用途是什么。

"32位操作系统","32位处理器"的确切含义是什么？

• 它会影响地址总线的大小吗？
• 它是否会影响可以生成的虚拟地址数量？
• 它如何影响寄存器大小意味着寄存器大小？
• 它对虚拟内存/内存管理有何影响

我是这个领域的初学者; 如果你有任何合适的文件,请指出我.

谢谢.

首先,我刚刚从DEFCON 18返回,我完全受到启发,可以了解有关硬件的更多信息.例如,如何在徽章中添加LED？(http://www.grandideastudio.com/portfolio/defcon-18-badge/)我如何学习如何阅读原理图并了解我可以用它做什么？

我查看了亚马逊上的一些计算机工程书籍,但它们都非常昂贵.我也意识到他们甚至可能不是我想要的.有哪些免费资源可以学习如何修改硬件？

另外,作为附注,我非常精通软件.我还制造了计算机并在更高级别上使用硬件进行了一些操作,但我想深入了解一下.

谢谢!

例如,对于8位数.我为什么要放弃这个？我明白溢出只是当我在同一个符号中添加2个数字并在另一个符号中得到结果时.这是什么情况？

我们可以使用C程序显示页表地址吗？页表和扩展页表有什么区别？

我正在尝试使用用户级指令实现一个简单的RISC-V 32位内核.

在尝试实现ISA时,我在列表中找到了一条指令(系统).任何人都可以解释系统指令的工作(管道中会有哪些变化).