相关疑难解决方法(0)

我绝不是Verilog的专家,我想知道是否有人知道这些增加价值的方法更好.对不起,如果这个问题太简单了.

方式A:

在组合逻辑块中,可能在状态机中:

//some condition
count_next = count + 1;

然后在顺序块中的某个地方:

count <= count_next;

或方式B:
组合块:

//some condition
count_en = 1;

顺序块:

if (count_en == 1)
  count <= count + 1;

我经常看到Way A.方法B的一个潜在好处是,如果你在状态机的许多地方递增相同的变量,也许它只使用一个加法器而不是许多加法器; 或者是假的？

首选哪种方法,为什么？要么有明显的缺点？

谢谢.