我需要在Spartan-3E FPGA上为我的遗传算法生成伪随机数,我想在verilog中实现它:你能给我任何指针吗？
hardware random verilog fpga
电源 ram IP 处的 Xilinx FPGA 将初始化为 0，而不是电子随机数？但我需要电子随机数。
random ram fpga
fpga ×2
random ×2
hardware ×1
ram ×1
verilog ×1