在Systemverilog/UVM中使用正则表达式需要调用哪些函数？
注意:我不是问如何使用正则表达式,只是方法名称.
system-verilog uvm
system-verilog ×1
uvm ×1