相关疑难解决方法(0)

当L1未命中与L2访问有很大不同时... TLB相关?

我已经在一些算法上运行了一些基准测试并分析了它们的内存使用和效率(L1/L2/TLB访问和未命中),并且一些结果对我来说非常有趣.

考虑到包容性缓存层次结构(L1和L2缓存),L1缓存未命中数是否应该 与L2缓存访问次数一致?我发现的一个解释是TLB相关:当TLB中没有映射虚拟地址时,系统会自动跳过某些缓存级别的搜索.这看起来合法吗?

profiling caching tlb cpu-cache

7
推荐指数
1
解决办法
1952
查看次数

标签 统计

caching ×1

cpu-cache ×1

profiling ×1

tlb ×1