我试图在 Verilog 中计算 4 位二进制数中 1 的数量,但我的输出出乎意料。我尝试了几种方法;这是我认为应该工作的一个,但它没有。
module ones(one,in); input [3:0]in; output [1:0]one; assign one = 2'b00; assign one = one+in[3]+in[2]+in[1]+in[0] ; endmodule
verilog dataflow hdl
dataflow ×1
hdl ×1
verilog ×1