相关疑难解决方法(0)

数组中的个数

我试图在 Verilog 中计算 4 位二进制数中 1 的数量,但我的输出出乎意料。我尝试了几种方法;这是我认为应该工作的一个,但它没有。

module ones(one,in);
input [3:0]in;
output [1:0]one;

assign one = 2'b00; 
assign one = one+in[3]+in[2]+in[1]+in[0] ;

endmodule
Run Code Online (Sandbox Code Playgroud)

verilog dataflow hdl

3
推荐指数
1
解决办法
8816
查看次数

标签 统计

dataflow ×1

hdl ×1

verilog ×1