相关疑难解决方法(0)

我在下面的表格中看到了一些陈述.#`DEL在这里意味着什么？我对verilog有基本的了解,并且因为它包含特殊的特性而无法轻易找到它的含义.

cmd <= #`DEL 32`b0

我已经看到以下用于在Verilog模块中进行状态更改:

state <= 2'b10;

state <= #1 IDLE;

为什么<=使用而不仅仅是=？使用#1的目的是什么？这有什么不同吗？

以下是FSM的一些Verilog代码,显示了第一个正在使用的代码.如果用第二个替换它会不会一样？

module fsm( clk, rst, inp, outp);

   input clk, rst, inp;
   output outp;

   reg [1:0] state;
   reg outp;

   always @( posedge clk, posedge rst )
   begin
   if( rst )
       state <= 2'b00;
   else
   begin
       case( state )
       2'b00:
       begin
            if( inp ) state <= 2'b01;
            else state <= 2'b10;
       end

       2'b01:
       begin
            if( inp ) state <= 2'b11;
            else state <= 2'b10;
       end

       2'b10:
       begin
            if( inp ) state <= 2'b01; …