相关疑难解决方法(0)

如何定义和初始化仅包含Verilog中的向量的向量?

如果我想声明所有1的128位向量,这些方法中的哪一个始终是正确的?

wire [127:0] mywire;

assign mywire = 128'b1;
assign mywire = {128{1'b1}};
assign mywire = 128'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF;
Run Code Online (Sandbox Code Playgroud)

verilog register-transfer-level system-verilog

9
推荐指数
2
解决办法
2万
查看次数