相关疑难解决方法(0)

VHDL流程风格

我一直在阅读这里的各种问题,因为我正在学习VHDL并且总是希望改进.但是,这条评论让我很好奇:

简单的状态机问题

有人告诉我,在我在大学的简短VHDL课程中,单独的过程是最好的形式,以分离同步方面.

显然这是个人偏好,但我希望一些更有经验的用户可以根据自己的喜好对利弊进行一些说明?比另一个更常见吗?

谢谢!

vhdl

3
推荐指数
1
解决办法
1719
查看次数

标签 统计

vhdl ×1