Xilinx仿真误差保险丝:500

Question

我正在尝试使用Xilinx ISim模拟我的VHDL代码.

当我尝试为模拟生成测试平台时,模拟器会抛出以下错误:

FATAL_ERROR:Simulator:Fuse.cpp:500:1.133 - Failed to compile generated C file isim/

我尝试在32位Ubuntu 12.04上使用ISE 14.3,32位Windows XP SP3以及ISE 14.3和64位Windows 7 SP1与之前的ISE版本进行模拟.

Xilinx支持提供了重新安装作为解决方案,但这并没有解决问题.

也许Stack Overflow上的社区有一个想法？

Answer 1

这是一个工具崩溃，在 stackoverflow 上很难得到答案，至少在不提供一些代码和导致问题的步骤的情况下是这样。我会回复 Xilinx 支持并打开一个案例——这是他们需要在工具中修复的问题。您可以将您的代码作为测试用例提供给他们吗？可能会减少它，使其尽可能简单，但仍然会导致问题。

由于保密原因，我永远无法向 EDA 供应商提供生产代码作为测试用例。我经常发现，在创建可以发送的较小测试用例时，我还能够找到原始问题的解决方法。尝试二分搜索程序——删除或黑盒设计的一半，看看崩溃是否仍然发生。

并且——您能找到无法编译的特定 C 文件吗？查看它可能会提供有关您的设计中可能导致问题的线索。