ARM Cortex处理器中的L1缓存端口

Question

我做了一些研究,但找不到太多信息.

我想知道ARM嵌入式处理器有多少L1读取和L1写入端口以及端口有多宽.具体来说,我对Cortex-A8,Cortex-A9和Cortext-A15感兴趣.

我的盲目猜测是Cortex-A9处理器有一个L1读端口和一个L1写端口,宽64位.我的另一个猜测是它有一个共享的读/写端口.有什么想法吗？

Answer 1

据我所知，您应该检查每个处理器的 AXI 功能。

例如，Cortex-A9的页面包含 AXI 主接口属性和状态的详细表格：

Cortex-A9 MPCore L2 接口可以有两个 64 位宽 AXI 总线主控器。

Cortex-A15页面包含的信息较少，指出：

该处理器实现了 AMBA 4 AXI 一致性扩展 (ACE) 主接口和 AMBA 3 AXI 加速器一致性端口 (ACP) 从接口。ACE 和 ACP 均支持硬件可配置的 64 位或 128 位数据宽度。

也存在类似的页面或Cortex-A8。