是的,这被称为自检测试台.我们的想法是编写一个新的VHDL文件,您可以在其中实例化要测试的组件,将激励应用于组件并使用断言验证输出.执行此操作的基本方法是使用assert语句,如下所示:
assert my_signal = x"3456" report "my_signal has the wrong value!" severity ERROR;
Run Code Online (Sandbox Code Playgroud)
另请尝试查看PSL,这是另一种用于验证VHDL代码行为的语言.Modelsim支持VHDL断言和PSL.