VHDL 将十进制值分配给 std_logic_vector

Question

我试图将十进制值添加到 10 位 std_logic_vector 中，而不必描述每一位。尽管在这种特定情况下可能不值得麻烦，但我相信将来知道这一点会非常好。到目前为止我有：

    signal h_cnt : std_logic_vector(9 downto 0);
    ... --code
    h_cnt <= std_logic_vector(to_unsigned(9, 10));

我收到一条错误消息：

*错误（10482）：vhdl_vga.vhd（70）处的VHDL错误：使用了对象“to_unsigned”但未声明*

谁能帮我解决这个问题吗？

提前致谢

Answer 1

我必须更换我正在使用的库。

    use ieee.numeric_std.all;

是我所需要的。