VHDL:"箭头"=>侧面的信号和端口

chw*_*hwi 3 fpga vhdl xilinx

非常基本的问题:

我怎么知道端口/信号/值应放在箭头的哪一侧?我注意到通过切换 port_a => xx <= port_a看起来非常平等,我得到了一个错误.另外,x => port_a不要工作

我甚至不知道箭头指向哪个方向.

答案非常感谢!

Mar*_*son 5

<=是一项任务 - 特别是一项信号分配,用来自其他地方的值驱动信号.对于物理类比,右侧的东西将值驱动到左侧.

=>是从引脚到信号的端口映射.这不是一项任务 - 物理类比可能是将引脚焊接到电线上.

您只能对实例化进行"焊接",因此=>映射只发生在实例中port map.在那里,"引脚" 总是在左边(因为那是语言规则所说的),这就是为什么你不能做到x <= port_a的原因port map.