我感到困惑的VHDL的最佳实践-想什么时候使用integer
或real
或或发出信号std_logic_vector
.我是一个计算机组织类,我们使用Quartus中的大部分框图实现它,只需要一点点VHDL.问题是,我们的整个项目只是分散且容易出错,而且到目前为止一直很痛苦.
我认为它在VHDL中会更有意义,而且我已经编写了一些组件,但我们在课堂上没有学到很多VHDL,谷歌也没有提供很多好的教程.我也搜索了VHDL MIPS处理器实现/教程,但无济于事.
这是一个模糊的问题,但我只需要朝着正确的方向努力.我现在可以问三个问题:
编辑:除了已经给出的答案,我还想推荐http://www.fpga.com.cn/hdl/training/Vhdl_Golden_Reference_Guide.pdf,它解释了一切.如果没有该教程,我将不得不购买一本书,因为通过阅读一些代码将语言拼凑在一起是行不通的.