相同数据的“&[u32]”和“&mut [u32]”的纯粹存在是否已被视为未定义行为？

Question

我正在实现 SPI 驱动程序。

现在我有以下驱动程序代码（MRE 化）：

use tokio::{join, sync::mpsc};

async fn spi_transmit(write_buf: &[u32], read_buf: &mut [u32]) {
    assert_eq!(read_buf.len(), write_buf.len());
    let (write_fifo, mut read_fifo) = mpsc::channel(2);

    let write_task = async {
        // Simulate an SPI bus that respondes with the sent data + 20,
        // just for demo purposes
        for val in write_buf {
            write_fifo.send(*val + 20).await.unwrap();
        }
    };

    let read_task = async {
        for val in read_buf {
            *val = read_fifo.recv().await.unwrap();
        }
    };

    join!(write_task, read_task);
}

#[tokio::main]
async fn main() {
    let buf_out = [1, 2, 3, 4];
    let mut buf_in = [0, 0, 0, 0];

    spi_transmit(&buf_out, &mut buf_in).await;

    println!("{:?}", buf_in);
}

[21, 22, 23, 24]

中央 API 是async fn spi_transmit(write_buf: &[u32], read_buf: &mut [u32]).

现在我需要实现一个async fn spi_transmit_in_place(read_write_buf: &mut [u32])从同一个缓冲区发送和接收的缓冲区，该缓冲区最终包含读取的数据。

我知道对缓冲区的读写访问永远不会重叠，总是先读取一个字节，然后在稍后的非重叠时间写入它。

有了这些知识，如果我这样实现它是否被认为是合理的，或者这被认为是未定义的行为？

[21, 22, 23, 24]

[21, 22, 23, 24]

它有效，但miri 不高兴。

spi_transmit如果这是未定义的行为，这是否意味着我必须使用原始指针重新实现？或者我还能怎样解决这个问题？

Answer 1

是的，关于同时拥有引用和独占引用被视为未定义的行为告诉我们：

违反指针别名规则

如果两个引用都处于活动状态，则为 UB，特别是

此类范围不得与 LLVM 提供的机制分配的任何地址范围重叠

和

每次将引用或框传递给函数或从函数返回时，它都被视为活动的。

创建它们，然后依次访问它们，也使它们从创建到访问都处于活动状态，因此您甚至不需要调用函数来使其成为 UB。