MSI-X 如何触发中断处理程序？是否需要轮询所选的内存地址？

Question

我有一个使用 UEFI 启动的小内核。我正在使用 QEMU 进行虚拟化。我想编写一个 xHCI 驱动程序来支持我的内核中的 USB 键盘。我很难找到简洁明了的信息。我在我的内核中“发现”了 xHCI。我有一个指向其 PCI 配置空间的指针。它支持 MSI-X。我想使用 MSI-X，但我无法理解它如何与 xHCI 和 USB 配合使用。

我的问题是，通常 osdev.org 提供的信息非常丰富，并且具有我需要实现某些功能的基础。就MSI-X而言，情况似乎并非如此。我很难将 osdev.org 上的所有信息与 MSI-X 功能联系起来。

基本上，我找到 MSI-X 表，然后在那里设置一些地址，告诉 xHCI PCI 设备写入该地址以触发中断。但是中断处理程序会在某个时刻被调用吗？我是否需要轮询该地址以确定是否发生中断？我本以为 MSI-X 表中的矢量控制字段可以让我设置中断矢量，但所有位都被保留。

编辑

我发现以下 stackoverflow 问答部分回答了我的问题：Question about Message Signaled Interrupts (MSI) on x86 LAPIC system。

所以基本上，数据寄存器的低字节包含要触发的向量，消息地址寄存器包含要触发的 LAPIC id。我还有一些问题。

1. 为什么“消息地址寄存器包含固定顶部0xFEE”。

2. 消息地址寄存器中的 RH、DM 和 XX 位是什么？

3. 这如何与 LAPIC 配合使用？基本上，它是如何触发 LAPIC 中的中断的。这是 PCI 设备的一个特殊功能，允许它们在 LAPIC 中触发中断。或者只是 PCI 设备向 LAPIC 的内存映射寄存器写入一些触发中断的特定数据。因为通常 LAPIC 是从内核内部访问的，每个 LAPIC 的地址都相同。是来自 CPU 外部的某种处理器间中断吗？

Answer 1

\n

\n
1. 为什么“消息地址寄存器包含固定顶部0xFEE”。
\n

\n

\n

CPU 就像网络——带有描述其内容的标头的数据包，这些数据包根据“地址”（类似于 TCP/IP 数据包中的 IP 地址）围绕一组链路进行路由。

\n

MSI 本质上是一个数据包，表示“将此数据写入该地址”，其中该地址对应于另一个设备（CPU 内的本地 APIC），并且是必要的，因为这是总线协议对该数据包的要求/消息类型，因为这告诉本地 APIC 它必须接受数据包并进行干预。如果地址部分错误，那么它看起来就像对其他任何内容的任何其他写入（并且不会被本地 APIC 接受，也不会作为 IRQ 传递到 CPU 核心） 。

\n

注意：理论上，对于大多数（Intel）CPU，本地 APIC 的物理地址是可以更改的。实际上，没有任何合理的理由想要这样做，并且如果本地 APIC 的物理地址发生更改，我认为标准/原始“0xFEE.....”地址范围仍然硬连线到用于接受 MSI 的本地 APIC。

\n

\n

\n
2. 消息地址寄存器中的 RH、DM 和 XX 位是什么？
\n

\n

\n

本地 APIC（以及其他用途）被一个 CPU 上的软件（内核）用来向其他 CPU 发送 IRQ/s；称为“处理器间中断”(IPI)。当 MSI 被发明时，他们只是重新使用 IPI 已经存在的相同标志。换句话说，DM（目标模式）和大多数其他位是在 Intel 手册中描述本地 APIC 的部分中定义的。要正确理解这些位，您需要了解本地 APIC 和 IPI；尤其是关于IPI交付的部分。

\n

后来（在引入硬件虚拟化时）Intel 添加了“重定向提示”（允许设备的 IRQ 重定向到特定的虚拟机）。这在名为“面向定向 I/O 架构规范的 Intel\xc2\xae 虚拟化技术规范”的规范中进行了描述（可在此处获取： https: //software.intel.com/content/www/us/en/develop/download/intel -virtualization-technology-for-directed-io-architecture-specification.html）。

\n

甚至后来，Intel 希望支持具有超过 255 个 CPU 的系统，但“APIC ID”是一个 8 位 ID（将系统限制为最多 255 个 CPU 和 1 个 IO APIC）。为了解决这个问题，他们创建了 x2APIC（它改变了很多东西 - 32 位 APIC ID、通过 MSR 而不是物理地址访问本地 APIC，...）。然而，所有旧设备（包括 IO APIC 和 MSI）都是为 8 位 APIC ID 设计的，因此为了解决这个问题，他们只是回收了他们已经拥有的相同“IRQ 重新映射”（来自虚拟化），以便 8 位 IRQ APIC ID 可以通过 32 位 APIC ID 重新映射到 IRQ。结果相对可怕且过于混乱（例如，想要支持大量 CPU 的内核需要使用 IOMMU 来完成与虚拟化无关的事情），但它的工作没有向后兼容性问题。

\n

\n

\n
3. 这如何与 lAPIC 配合使用？基本上，它是如何触发 lAPIC 中的中断的。
\n

\n

\n

我希望（对于 P6 及更高版本 - 80486 和 Pentium 使用不同的“3 线 APIC 总线”）它都使用相同的“数据包格式”（消息） - 例如 IO APIC 发送相同的“写入”此数据到此地址”IPI 和 MSI 使用的数据包/消息（到本地 APIC）。

\n

\n

是来自 CPU 外部的某种处理器间中断吗？

\n

\n

是的！:-)

\n