x 和 z 之间的差异

Question

在阅读 Verilog 的语法时，我遇到了四个逻辑值：0 1 x z. 在网上搜索，试图找到之间的差异后x和z，我发现只有x未知的价值和z高阻抗（三态）。我认为我理解x但不太理解其中一个的定义z- “高阻抗（三态）”是什么意思？

我想查看两个逻辑值中的每个逻辑值的示例： x z

Answer 1

Z 表示信号处于高阻抗状态，也称为三态。连接到它的另一个信号可以改变该值：0 将其拉低，1 将其拉高。

要了解阻抗（以及高阻抗），您应该对电阻、电压和电流以及欧姆定律定义的它们之间的关系有一定的了解。

我不能给你一个'X'或'Z'的例子，就像我不能给你一个'1'或'0'的例子一样。这些只是信号状态的定义。事实上，在 Verilog 中有超过四个状态。有七种力量。（请参阅此网页）。

这是芯片输出端口如何产生零、一或 Z 的原理图。实际上，开关是 MOSFET。

三态信号不再用于芯片内部或 FPGA 内部。它们仅在外部用于将信号连接在一起。