Verilog数组语法

Question

我是Verilog的新手,我遇到了很多麻烦.例如,我想要一个包含八个单元的数组,每个单元的宽度为8位.以下不起作用:

reg [7:0] transitionTable [0:7];
assign transitionTable[0] = 10;

没有不只是在做transitionTable[0] = 10;或transitionTable[0] = 8'h10;任何想法？

(如果不明显且相关:我想创建一个有限状态机,并指定数组中的状态转换,因为这似乎比一个大型的情况切换更容易.)

Answer 1

使用时assign,应将数组声明为a wire而不是a reg.