如何管理VHDL测试台的复位信号?

And*_*dry 1 signals vhdl object-test-bench reset

我有一个非常简单的vhdl测试平台应该运行.我的组件都有一个复位信号,因此寄存器设置为0,其他组件正确初始化...但是...如果我创建一个公共信号只在第一个时钟周期内复位所有组件,我该如何判断信号在第一个时钟周期后下降并且再也不会起来????

我知道这是一个愚蠢的问题但是,你会怎么做???????? 谢谢.

Dig*_*oss 5

reset <= '1', '0' after 10 ns;
Run Code Online (Sandbox Code Playgroud)