Verilog到GDSII编译器（开源）

Question

可能不是StackOverflow这个问题，但是编译器和Verilog（可以视为编程语言）都与此项目有关。

在哪里可以找到从Verilog语言到GDSII格式或Netlist的开源（或可下载且免费用于非商业用途）编译器？有很多Verilog模拟器（可将其编译为本地机器代码或C语言），很多Verilog-to-FPGA编译器，但我希望编译器能够从Verilog生成晶体管的几何结构。

网表是http://en.wikipedia.org/wiki/网表-集成电路元件的互连，例如晶体管，电阻器甚至是电池（？）。它可以转换为GDSII，但是如果编译器在“ Verilog-> Netlist”上运行，我还需要一个免费的转换器“ Netlist-> GDS2”。

GDSII http://en.wikipedia.org/wiki/GDSII-是VLSI集成电路（IC）的一种格式，被IC制造商所接受。一个人用硅制造GDSII几乎是不可能的，但是我认为尝试编译一些小示例可能很有趣。

该编译器可以使用“完全定制”（它将绘制所有晶体管本身），也可以使用“基于单元”的设计（将verilog编译为某些库单元的几何集）。

当然，所需的编译器可以是大学项目，而不能编译大型Verilog项目。

谢谢。

Answer 1

通常步骤是：

Verilog -> [编译器] -> 门级网表 -> [布局布线工具] -> GDSII

您还需要一个开源单元库。快速进行网络搜索，可能会出现布局和布线工具。