Jef*_*ffV 1 verilog fpga vhdl hdl dynamic-loading
在c(嵌入式)中,可以通过定义函数指针表和可以加载模块的地址范围来实现插件.
这需要链接器指令来分配空间并定义函数表的位置.
在HDL/VHDL或Verilog中是否存在类似的机制.
我想我想要的是在FPGA中定义一个门块以用于我的扩展功能,定义它将接口的端口,然后能够将逻辑加载到该块中以执行某个操作.
这必须在运行时,因为FPGA是插件将由其提供的通信系统的一部分.
如果您使用的是Xilinx FPGA,那么它的某些芯片可以支持.
请参阅: 使用Xilinx进行部分重配置的好处
--jeffk ++