有人可以向我解释一下内存控制器中的数据加扰是什么吗？根据维基百科的说法，它以某种方式用随机模式屏蔽用户数据，以防止对 DRAM 进行逆向工程。但是，它也用于查找电气问题。有人可以详细说明一下数据加扰的这些特征吗？谢谢！
维基百科文章声称：
集成到某些英特尔酷睿处理器中的内存控制器还提供内存加扰功能，将写入主内存的用户数据转换为伪随机模式。[6][7] 因此，内存置乱可以有效地使各种类型的冷启动攻击失效，从而防止基于 DRAM 数据残留的取证和逆向工程分析。然而，此功能旨在解决 DRAM 相关的电气问题，而不是防止安全问题，因此它可能不具有严格的加密安全性。 [8]
然而，我认为这种说法有些误导，因为它暗示数据置乱的目的是为了防止逆向工程。事实上，引用的来源（在引文中列为[ 6 ][ 7 ]）说如下：
内存控制器集成了 DDR3 数据加扰功能，可最大程度地减少由于数据总线上连续的 1 和 0 导致的过多 di/dt 对平台 DDR3 VR 的影响。过去的经验表明，数据总线上的流量不是随机的，并且能量可能集中在特定的频谱谐波上，从而产生高 di/dt，这通常受到激发封装电感和片上电容之间谐振的数据模式的限制。因此，内存控制器使用数据加扰功能在 DDR3 数据总线上创建伪随机模式，以减少任何过多 di/dt 的影响。
基本上，加扰的目的是限制 DRAM 数据总线上使用的电流消耗的波动。引用的来源中没有任何内容支持其旨在防止逆向工程的说法，尽管我认为可以合理地假设它可能会使逆向工程变得更加困难。我不是这个领域的专家，所以我不确定。
我编辑了维基百科文章以删除来源不当的声明。虽然我想有人可以将其添加回来，但如果是这样，希望他们能够提供更好的采购。