如何在VHDL中将同一行写入多个文件

Question

我实际上想在VHDL中用两个不同的文本文件写一行同一行.

首先,我天真地尝试以这种方式写入两个文件:
write (v_lineBuffer, v_string);
writeline(f_output1, v_lineBuffer);
writeline(f_output2, v_lineBuffer);

直到我意识到v_lineBuffer被冲洗后的WriteLine() .

我也试着复制一行:
write(v_lineBuffer1, v_string);
v_lineBuffer2 := v_lineBuffer1;
writeline(f_output1, v_lineBuffer1);
writeline(f_output2, v_lineBuffer2);

但是我试图将v_lineBuffer1复制到v_lineBuffer2时, ModelSim崩溃了

有人可以帮忙吗？谢谢!

Answer 1

VHDL中的行类型是所谓的访问类型,它对应于其他语言中的指针.如果要复制内容,则一行变量指向另一个变量,请使用

v_lineBuffer2 := new string'(v_lineBuffer1.all);