等到rising_edge（clk）vs如果rising_edge（clk）

Question

我在VHDL中遇到了两种样式的流程声明。

process(clk)
begin
    if rising_edge(clk)
....do something....

另一个是

process
begin    
    wait until rising_edge(clk)
    ....do something....

每种方法的优缺点是什么。

Answer 1

假设...第二个示例的部分没有任何wait语句，则两种形式在语义上是等效的。

它们在模拟中的行为相同。

然而，第一种形式是推荐的综合风格，并且被许多人认为更具可读性。