用凿子包装Verilog代码

Question

是否可以将一些Verilog代码包装到凿子/标量代码中？如果是，我该怎么做？我需要在凿子中使用一些verilog模块。

谢谢

弗朗切斯科

Answer 1

您将要查找BlackBox构造（https://chisel.eecs.berkeley.edu/2.2.0/chisel-manual.pdf），看看是否能解决您的问题。

BlackBox将让您描述Chisel如何与Verilog代码进行交互。然后，将Chisel设计编译为Verilog。一旦您输出了Chisel的Verilog，就必须手动将Chisel Verilog设计连接到现有的Verilog代码。