aja*_*jay 1 fpga vhdl
我是VHDL编码的初学者.我正在尝试使用VHDL实现倍频器.我已经实现了分频器,但倍频并不那么容易.请提出实施该建议的想法.
Mor*_*mer 5
要在FPGA中实现,必须使用专用FPGA资源,如锁相环(PLL)(参见Altera和Xilinx)或数字时钟管理器(DCM)(参见Xilinx)来增加频率.
这些资源可以根据输入频率创建输出频率,如:
f_out = (N / M) * f_in
PLL和DCM资源是特定于设备的,并且通常是非常高级的资源,允许对相位,延迟等进行额外控制,因此请查看您正在使用的设备中的资源.
归档时间：
11 年，10 月 前
查看次数：
7288 次
最近记录：