如果要设计硬件模拟语言,请从硬件开始.
确定您想要模拟硬件的级别 - 晶体管级别,开关级别,寄存器级别,行为级别和不需要的级别.其他一切都从那里开始.一旦确定,您将知道您的语言需要支持哪些构造.
您将需要知道您的语言可以使用哪种设备 - 晶体管,门,寄存器,多路复用器,存储器,算术单元和什么不是.然后,您需要为每个设备找到合适的模型.
最后,您肯定希望限制范围.限制自己做一件事.VHDL语言不是一天中由一个人发明的.
你有没有得过这个项目,或者你决定自己做这个项目？如果它是后者那么你可能想重新思考它我害怕.像这样的大型开放式项目对于学生来说并不总是很好.
那说如果你真的想这样做,那么自己使用VHDL并阅读用户对它的评论.从那里你会发现惹恼或刺激其用户的东西,然后设计更好的东西.