abk*_*kds 2 mips vhdl pipelining
好的,这个问题更多的是讨论.我有这个实现pipelined MIPS处理器的项目VHDL.
我完全熟悉流水线的概念,但我从未实现过VHDL.有什么好的资源,以学习落实pipelined processors在VHDL.
我需要一个良好的开端？
David Harris和Sarah Harris 有一本书" 数字设计与计算机架构".请参阅第7章"微体系结构".7.5讨论使用MIPS处理器模型进行流水线操作.7.6显示了Verilog和VHDL代码的实现.这是一本教科书,还有第二版,其中来自配套网站的HDL示例显然是VHDL和SystemVerilog.通过VHDL代码,似乎没有强调流水线寄存器,而是强调构建块.7.5中的数字应该是一个很大的帮助,也可以从配套网站下载.
在opencores网站上有与Ion - MIPS(tm)兼容的CPU ::概述,您可以在这里下载VHDL模型(注册后)以获得R3000兼容内核.管道阶段在mips_cpu.vhdl中很明显,其名称前面是它们的管道阶段(例如p1_alu_flags).有一些测试平台用于锻炼模型及其零件.有关于工具的信息,因此您可以生成在其上运行的软件.
还有GeorgiaTech的ECE 3055a课程(参见2000年的EE 3055大纲,其中4周专门用于Pipelining.如果你看一下Lab-2帮助,那么练习就是在VHDL中将流水线添加到RTL模型中.第一阶段显示.您可以解决这个问题,您可以在上面的书中暗示也可以为行为模型添加流水线.您可以下载VHDL综合模型 (尝试MIPSSYN.TAR).这里提到的指令模拟器可以在这里找到:ftp://ftp.cs.wisc.edu/pub/spim/的索引.也可以获得实验室作业2的描述.Google刚刚提供了线索,MIPS模型在A VHDL综合模型中描述了MIPS处理器,用于计算机体系结构实验室.主页ECE 3055计算机体系结构和操作系统J. Hamblen.请参阅主页32位MIPS VHDL模型,了解与Altera工具一起使用的类中使用的一组文件.包含VHDL源代码.指令模拟器将用于验证 上.