Makefile规则使用自动变量$ ^而不依赖

Question

我从GNU Make手册中了解到,符号 $^ 是一个自动变量,代表所有先决条件的名称.但是我遇到了像这样的makefile:

SVR_OBJECT_FILES =      server.o\
                        server_func.o

CLT_OBJECT_FILES =      client.o

CFLAGS =                -Wall -Werror -W


CC =                    gcc

all:                   client/client server/serveur

client/client:         $(CLT_OBJECT_FILES)

server/serveur:        $(SVR_OBJECT_FILES)

client/client server/serveur:
    @mkdir -p $(dir $@)
    $(CC) $(CFLAGS) $^ -o $@

%.o: %.c
    $(CC) -c $<

clean:
    rm -f client/client server/serveur *.o

哪个工作正常所以我的问题是:下面的命令如何链接正确的目标文件,而$ ^变量根本没有引用先决条件.(该规则没有先决条件)

 $(CC) $(CFLAGS) $^ -o $@

Answer 1

$^包含目标的所有先决条件,而不仅仅是规则本身提到的那些先决条件.在没有命令的规则中,同一文件可以多次显示为目标:

sometarget: dependency1
…
sometarget: dependency2
        assemble -o $@ $^
…
sometarget: dependency3

的依赖关系sometarget是dependency1,dependency2并且dependency3,当assemble命令被调用make sometarget,它将接收所有三个作为参数.

这里$^将包含所有$(CLT_OBJECT_FILES)或$(SRV_OBJECT_FILES)取决于执行命令的目标.