Ver*_*ian 6 floating-point verification
我在Verilog中设计了一个32位单精度浮点乘法器和一个单独的加/减单元.
我在MATLAB中编写了一个脚本,它生成了一堆随机浮点数,并在Verilog中生成了一个测试平台.
我比较从ncverilog模拟那些从MATLAB的结果,并证实了我的倍增器工作正常,我的加/减正常工作为好.
但是,我想知道一个测试用例的列表,它会对我的浮点单元进行压力测试.有这样的清单吗？我知道像Softfloat一些节目,但测试的计算机的浮点运算,而不是能够合并与一个Verilog的测试平台.
我还应该提到我的单元不支持溢出,下溢等异常,并且不支持非规范化值.舍入模式是舍入到最近的.
谢谢!
蒂姆的答案是最好的，fpgen 套件：
https://www.research.ibm.com/cgi-bin/haifa/test_suite_download.pl ?first=elenag&second=webmaster